RVDon · RISC-V Domain-specific Open Node
Auf den Schultern von Giganten
Menschliche Weisheit und Kreativität durch Schaltungen verbinden
Ausgehend vom Open-Source Vortex RISC-V GPU fügen wir hardware-native Instruktionen für das Pairformer-Modul von AlphaFold3 / Protenix hinzu--Dreiecksmasken-Matrixmultiplikation und Flash Attention sind keine Software-Simulationen mehr, sondern First-Class Citizens auf Silizium.
WHY RVDon
Warum Wir Das Tun Müssen
Nicht das Rad neu erfinden, sondern unser eigenes Teleskop auf den Schultern von Open-Source-Giganten bauen
Auf Giganten
Vortex ist Open Source, RISC-V ist Open Source, Protenix ist Open Source. Wir nutzen die Schultern anderer, um unseren eigenen Weg zu bauen--und dann machen wir den Weg ebenfalls zu Open Source.
Echtes Silizium, Keine Folien
637 Zeilen VX_tcu_fa.sv, 3-stufige Pipeline, 16-Eintrag-LUT-Exp-Approximation--jede RTL-Zeile hat die Verilator-Simulation bestanden, 0/128 Fehler verifiziert.
Open Source als Glaube und Strategie
RTL ist der Bauplan, der Chip ist das Produkt. Open-Sourcing von Bauplänen schadet keinen kommerziellen Interessen--es beseitigt Vertrauenskosten, zieht FPGA-Validierer an und baut akademischen Einfluss auf.
ARCHITECTURE
Chip-Architektur-Stack
Drei Schichten progressiv--von allgemeiner GPU-Basis zu domänenspezifischen Instruktionen
Vortex RISC-V GPGPU
Open-source RISC-V GPGPU BaseMulti-Core-GPU basierend auf der Open-Source Vortex RISC-V GPGPU-Architektur--bietet einen ausgereiften WGMMA-Datenpfad und Thread-Scheduling-Infrastruktur für RVDon.
TCU · WGMMA-Pipeline
Tensor Core Unit · WGMMATensor Compute Unit innerhalb des Vortex Core, bietet WGMMA (Warp Group Matrix Multiply-Accumulate)--die RVDon PF-Erweiterung nutzt diesen Datenpfad erneut.
PF Extension Befehlssatz
Pairformer Extension ISAPF_TMM / PF_TMM_INC / PF_FLASH_ATTN--native Unterstützung von Dreiecksmasken-Matrixmultiplikation und Flash Attention in der TCU-Pipeline, Eliminierung redundanter Berechnung und Software-Masking-Overhead.
PAIRFORMER EXTENSION ISA
PF Extension Befehlssatz
Native Unterstützung der Pairformer-Kernberechnung in der TCU-Pipeline--ersetzt Software-Masking, eliminiert Redundanz
Pairformer Kernberechnungsmuster
Triangle Multiplication
Dreiecksmatrixmultiplikation + Symmetrie-Masking--die Hälfte der Berechnung ist auf allgemeinen GPUs redundant, PF_TMM überspringt direkt mit Hardware-Dreiecksmaske
Triangle Attention
Dreiecks-Attention + Kausal-Masking + Online-Softmax--FA_SOFTMAX wird innerhalb der TCU-Pipeline abgeschlossen, keine globale Synchronisation nötig
PF_TMM
Ausgehende Dreiecksmasken-Matrixmultiplikation (Triangle Multiplication Outgoing)
PF_TMM_INC
Eingehende Dreiecksmasken-Matrixmultiplikation (Triangle Multiplication Incoming)
PF_FLASH_ATTN
Flash Attention (FA_MMA / FA_SOFTMAX / FA_UPDATE-Teiloperationen)
PF_SLOAD
Strided Load--für zukünftige Erweiterung reserviert
PROGRESS
Entwicklungsfortschritt
Jeder Schritt hat die Simulation bestanden--0/128 Fehler bedeutet komplett
OPEN SOURCE
Open-Source-Strategie · Offenes Design · Freie Nutzung
Alles Apache 2.0--Design, Code, Dokumentation, frei nutzbar, modifizierbar und kommerzialisierbar von jedermann
RTL-Code + SimX-Modell
Apache 2.0RVDon PF-Erweiterungs-RTL (VX_tcu_fa.sv etc.) und SimX-Verhaltensmodell (tcu_unit.cpp) auf Vortex, unter Apache 2.0 Open-Source. Jeder kann nutzen, modifizieren und kommerzialisieren--muss aber Namensnennung und Patentgewährungsbedingungen beibehalten.
PF Intrinsics + Test-Framework
Apache 2.0vx_pf.h-Header, der PF-Erweiterungs-Intrinsics (pf_tmm_sync / pf_tmm_inc_sync / fa_mma_sync etc.) und Regressionstest-Framework definiert, ebenfalls unter Apache 2.0 veröffentlicht--komplette Toolchain Open Source.
Architektur-Dokumente + Design-Berichte
Apache 2.0ARCHITECTURE.md-Spezifikation (PF-Erweiterungs-ISA, Register-Mapping, Programmiermodell) und docs/-Designdokumente, Phasenberichte alle Open Source--lässt die Community die Absicht jeder Signalleitung verstehen.
Obligatorische Namensnennungsklausel
Alle abgeleiteten Werke (Hardware, Software, Dokumentation) müssen die folgende Namensnennung in NOTICE / README / Produktdokumentation enthalten:
RVDon, DiVo, Gen²AI sind Projekt-Eigennamen--der Code gehört dir, die Namensnennung gehört uns.
BUSINESS
Zweischichtiger Wertschleife
Open Source baut Marke -> Beratung erwirtschaftet Einnahmen
RVDon PF-Erweiterungs-RTL + SimX-Verhaltensmodell + Intrinsics + Regressionstests--Hardware-Entwickler können frei nutzen, modifizieren und eigene Pairformer-Beschleuniger bauen
Community-Mitbau, Markendurchdringung
Chip-Design-Beratung--von Architekturauswahl bis PF-Erweiterungs-RTL-Anpassung, hilft Kunden, Pairformer / Attention-Beschleunigung auf der RVDon-Basis zu optimieren
Bezahlter Service, 1-zu-1-Anpassung
CONSULTING
Chip-Design-Beratung · Verifikation · Lehre
Domänenexperte treibt KI-Ingenieurwesen--nicht dich lehrend, wie man KI zum RTL-Schreiben nutzt, sondern dich lehrend, Chip-Anforderungen zu definieren, damit KI sie ausführt
Design-Beratung & Anpassung
Von Architekturauswahl bis RTL-Anpassung, zu 1/10 der Kosten menschlicher IC-Ingenieurstunden. Vorab-Beratung ¥30.000 + Projektstart ¥20.000, voll abzugsfähig von Designgebühren--¥50.000 deckt ¥500.000 menschlicher Ingenieurstunden.
Unabhängige Verifikation
Verwendung der rvdon-kahan-Softwaresonde zur Verifikation der Hardware-Authentizität--4 unabhängige Datenimplementierungen mit Unterschieden im akzeptablen Bereich, die sicherstellen, dass es nicht "Des Kaisers neue Kleider" sind. Du solltest dich nur sorgen, wenn verschiedene Ingenieure identische Daten produzieren.
Universitätsvorlesungen
Für IC-Studiengänge an Universitäten und Berufsschulen, Lehren der Methodik "wie Domänenexperten Chip-Anforderungen definieren, damit KI sie ausführt"--nicht "wie man KI zum RTL-Schreiben nutzt", sondern "wie man weiß, was ein Chip tun soll".
Verifikationsmethodik: Softwaresonde
Wenn rvdon-kahan normal über RVDon's API laufen und die erwartete Präzisionsverbesserung erreichen kann, beweist das, dass die Hardware-Schnittstelle tatsächlich existiert. Verschiedene Ingenieure, die Verifikationsskripte mit demselben SDK schreiben, produzieren Ergebnisse mit geringfügigen Unterschieden in einem vernünftigen Bereich--das ist ein Beweis für Authentizität. Identische Daten von verschiedenen Ingenieuren sollten dich beunruhigen.
IP-Eigentum & Erlösbeteiligung
Kern-IP gehört dem ursprünglichen Algorithmus-Ersteller. DiVo verlangt zusätzliche 5% "Kreative Kalibrierungs- und Anpassungs-Erlösbeteiligung"--kreative Ideen sind nicht immer engineering-solide und benötigen Anpassung, um implementierbar zu werden.
ECOSYSTEM
Vom Silizium zu Targets
RVDon ist kein isoliertes Hardware-Projekt--es ist die unterste Schicht des DiVo Bio-Computing-Full-Stacks
Pairformer ist das Kernmodul von AlphaFold3 / Protenix. RVDon's PF-Erweiterungs-Instruktionen beschleunigen Dreiecksmatrixmultiplikation und Flash Attention auf Silizium-Ebene, was direkt den Protenix-Inferenz-Throughput steigert--und Protenix ist der Motor für DiVo's Neoantigen-Pipeline S5 (pMHC-Strukturvorhersage) und CAR-T-Pipeline CT5 (Strukturvalidierung). Von Hardware-Instruktionen zu Patienten-Targets ist dies eine vollständige Kausalkette.
Baue Dein Gerät mit RVDon
Nimm das Open-Source-Design, um deine eigene Hardware zu bauen--oder lass uns deinen domänenspezifischen Chip anpassen.