Open Source · Apache 2.0GitHub ->

RVDon · RISC-V Domain-specific Open Node

राक्षसों के कंधों पर
परिपथों से मानव ज्ञान और रचनात्मकता को जोड़ना

ओपन-सोर्स Vortex RISC-V GPU से शुरू करते हुए, AlphaFold3 / Protenix के Pairformer मॉड्यूल के लिए हार्डवेयर-नेटिव निर्देश जोड़ना--त्रिकोण मास्क मैट्रिक्स गुणन और Flash Attention अब सॉफ्टवेयर सिमुलेशन नहीं हैं, बल्कि सिलिकॉन पर प्रथम श्रेणी नागरिक हैं।

Vortex GPU+WGMMA डेटापाथ+PF Extension=RVDon
GitHub रेपो डिज़ाइन परामर्श

WHY RVDon

हमें यह क्यों करना चाहिए

पहिया को फिर से नहीं बनाना, बल्कि ओपन-सोर्स राक्षसों के कंधों पर अपनी दूरबीन बनाना

राक्षसों पर

Vortex ओपन सोर्स है, RISC-V ओपन सोर्स है, Protenix ओपन सोर्स है। हम दूसरों के कंधों का उपयोग अपना रास्ता बनाने के लिए करते हैं--और फिर रास्ते को भी ओपन सोर्स करते हैं।

वास्तविक सिलिकॉन, स्लाइड्स नहीं

637 लाइनें VX_tcu_fa.sv, 3-चरण पाइपलाइन, 16-प्रविष्टि LUT exp सन्निकटन--RTL की हर लाइन Verilator सिमुलेशन पास कर चुकी है, 0/128 त्रुटियाँ सत्यापित।

ओपन सोर्स विश्वास और रणनीति के रूप में

RTL ब्लूप्रिंट है, चिप उत्पाद है। ब्लूप्रिंट को ओपन-सोर्स करना व्यावसायिक हितों को नुकसान नहीं पहुँचाता--यह विश्वास लागत को समाप्त करता है, FPGA सत्यापकों को आकर्षित करता है, और शैक्षणिक प्रभाव बनाता है।

ARCHITECTURE

चिप आर्किटेक्चर स्टैक

तीन परतें प्रगतिशील--सामान्य GPU आधार से डोमेन-विशिष्ट निर्देशों तक

Vortex RISC-V GPGPU

Open-source RISC-V GPGPU Base

Vortex ओपन-सोर्स RISC-V GPGPU आर्किटेक्चर पर आधारित मल्टी-कोर GPU--RVDon के लिए परिपक्व WGMMA डेटापाथ और थ्रेड शेड्यूलिंग इंफ्रास्ट्रक्चर प्रदान करता है।

L0 · GPU

TCU · WGMMA पाइपलाइन

Tensor Core Unit · WGMMA

Vortex Core के भीतर Tensor Compute Unit, WGMMA (Warp Group Matrix Multiply-Accumulate) प्रदान करता है--RVDon PF एक्सटेंशन इस डेटापाथ का पुनः उपयोग करता है।

L1 · TCU

PF Extension निर्देश सेट

Pairformer Extension ISA

PF_TMM / PF_TMM_INC / PF_FLASH_ATTN--TCU पाइपलाइन में त्रिकोण मास्क मैट्रिक्स गुणन और Flash Attention का नेटिव समर्थन, अनावश्यक गणना और सॉफ्टवेयर मास्किंग ओवरहेड समाप्त करता है।

L2 · PF ISA

PAIRFORMER EXTENSION ISA

PF Extension निर्देश सेट

TCU पाइपलाइन में Pairformer कोर गणना का नेटिव समर्थन--सॉफ्टवेयर मास्किंग को प्रतिस्थापित करता है, अनावश्यकता समाप्त करता है

Pairformer कोर गणना पैटर्न

🔺

Triangle Multiplication

त्रिकोणीय मैट्रिक्स गुणन + सममिति मास्किंग--सामान्य GPU पर आधी गणना अनावश्यक है, PF_TMM हार्डवेयर त्रिकोण मास्क से सीधे छोड़ता है

⚡

Triangle Attention

त्रिकोण अटेंशन + कारण मास्किंग + ऑनलाइन Softmax--FA_SOFTMAX TCU पाइपलाइन के भीतर पूर्ण होता है, वैश्विक सिंक्रनाइज़ेशन की आवश्यकता नहीं

funct3=3✅ RTL + SimX

PF_TMM

आउटगोइंग त्रिकोण मास्क मैट्रिक्स गुणन (Triangle Multiplication Outgoing)

funct3=4✅ RTL + SimX

PF_TMM_INC

इनकमिंग त्रिकोण मास्क मैट्रिक्स गुणन (Triangle Multiplication Incoming)

funct3=5✅ RTL 0/128

PF_FLASH_ATTN

Flash Attention (FA_MMA / FA_SOFTMAX / FA_UPDATE उप-संक्रियाएँ)

funct3=-⏸ reserved

PF_SLOAD

Strided Load--भविष्य के विस्तार के लिए आरक्षित

पूर्ण आर्किटेक्चर विशिष्टता -> ARCHITECTURE.md

PROGRESS

विकास प्रगति

हर चरण सिमुलेशन पास कर चुका है--0/128 त्रुटियाँ मतलब पूर्ण

Phase 1.0PF_TMM RTL0/128 errors
Phase 1.1VX_tcu_fa.sv 637 लाइनेंFA ऑनलाइन Softmax पाइपलाइन
Phase 2.1पाइपलाइन टाइमिंग संरेखणfa_p_delay_pipe
Phase 2.3FP32 अंकगणित सुधारfp32_sub + fp32_floor_int
Phase 2.4FA_SOFTMAX सत्यापन0/128 errors ✅
Phase 3FPGA प्रोटोटाइप सत्यापनअगला चरण

OPEN SOURCE

ओपन सोर्स रणनीति · ओपन डिज़ाइन · मुफ्त उपयोग

सभी Apache 2.0--डिज़ाइन, कोड, दस्तावेज़ीकरण, किसी के भी लिए स्वतंत्र रूप से उपयोग, संशोधन और व्यावसायीकरण योग्य

RTL कोड + SimX मॉडल

Apache 2.0

Vortex के शीर्ष पर RVDon PF एक्सटेंशन RTL (VX_tcu_fa.sv आदि) और SimX व्यवहार मॉडल (tcu_unit.cpp), Apache 2.0 के तहत ओपन-सोर्स। कोई भी उपयोग, संशोधन और व्यावसायीकरण कर सकता है--लेकिन एट्रिब्यूशन और पेटेंट अनुदान शर्तें बनाए रखनी होंगी।

PF Intrinsics + टेस्ट फ्रेमवर्क

Apache 2.0

vx_pf.h हेडर PF एक्सटेंशन intrinsics (pf_tmm_sync / pf_tmm_inc_sync / fa_mma_sync आदि) और रिग्रेशन टेस्ट फ्रेमवर्क को परिभाषित करता है, जो Apache 2.0 के तहत भी जारी है--संपूर्ण टूलचेन ओपन सोर्स।

आर्किटेक्चर दस्तावेज़ + डिज़ाइन रिपोर्ट

Apache 2.0

ARCHITECTURE.md विशिष्टता (PF एक्सटेंशन ISA, रजिस्टर मैपिंग, प्रोग्रामिंग मॉडल) और docs/ डिज़ाइन दस्तावेज़, चरण रिपोर्ट सभी ओपन सोर्स--समुदाय को हर सिग्नल लाइन के इरादे को समझने की सुविधा देता है।

अनिवार्य एट्रिब्यूशन खंड

सभी व्युत्पन्न कार्यों (हार्डवेयर, सॉफ्टवेयर, दस्तावेज़ीकरण) में NOTICE / README / उत्पाद दस्तावेज़ीकरण में निम्नलिखित एट्रिब्यूशन शामिल होनी चाहिए:

Based on DiVo Gen²AI RVDon (RISC-V Domain-specific Open Node) by 王觉菊 Jueju.Wang, https://github.com/sealionking/rvdon

RVDon, DiVo, Gen²AI परियोजना के स्व-नाम हैं--कोड आपका है, एट्रिब्यूशन हमारा है।

BUSINESS

दो-परत मूल्य लूप

ओपन सोर्स ब्रांड बनाता है -> परामर्श राजस्व कमाता है

ओपन सोर्स परत

RVDon PF एक्सटेंशन RTL + SimX व्यवहार मॉडल + intrinsics + रिग्रेशन टेस्ट--हार्डवेयर डेवलपर्स स्वतंत्र रूप से उपयोग, संशोधन और अपने Pairformer एक्सेलेरेटर बना सकते हैं

सामुदायिक सह-निर्माण, ब्रांड प्रवेश

परामर्श परत

चिप डिज़ाइन परामर्श--आर्किटेक्चर चयन से PF एक्सटेंशन RTL अनुकूलन तक, RVDon आधार पर Pairformer / Attention त्वरण अनुकूलन में clients की मदद

भुगतान सेवा, 1-पर-1 अनुकूलन

CONSULTING

चिप डिज़ाइन परामर्श · सत्यापन · व्याख्यान

डोमेन विशेषज्ञ AI इंजीनियरिंग चलाता है--आपको AI से RTL लिखना नहीं सिखाता, बल्कि AI के निष्पादन के लिए चिप आवश्यकताएँ परिभाषित करना सिखाता है

1/10 इंजीनियर लागत

डिज़ाइन परामर्श और अनुकूलन

आर्किटेक्चर चयन से RTL अनुकूलन तक, मानव IC इंजीनियर घंटों की लागत का 1/10 पर। पूर्व परामर्श ¥30,000 + परियोजना प्रारंभ ¥20,000, डिज़ाइन शुल्क के विरुद्ध पूर्ण रूप से कटौती योग्य--¥50,000 से ¥500,000 मानव इंजीनियर घंटे की भरपाई।

4× क्रॉस-सत्यापन

स्वतंत्र सत्यापन

rvdon-kahan सॉफ्टवेयर प्रोब का उपयोग हार्डवेयर प्रामाणिकता सत्यापित करने के लिए--4 स्वतंत्र डेटासेट कार्यान्वयन, स्वीकार्य सीमा के भीतर अंतर के साथ, यह सुनिश्चित करते हुए कि यह "सम्राट के नए कपड़े" नहीं है। आपको केवल तभी चिंता होनी चाहिए जब अलग इंजीनियर समान डेटा उत्पन्न करें।

कार्यप्रणाली + कार्यशालाएँ

विश्वविद्यालय व्याख्यान

विश्वविद्यालयों और व्यावसायिक महाविद्यालयों में IC प्रमुखों के लिए, "डोमेन विशेषज्ञ AI के निष्पादन के लिए चिप आवश्यकताएँ कैसे परिभाषित करते हैं" की कार्यप्रणाली पढ़ाना--"AI से RTL कैसे लिखें" नहीं, बल्कि "चिप को क्या करना चाहिए यह कैसे जानें"।

सत्यापन कार्यप्रणाली: सॉफ्टवेयर प्रोब

यदि rvdon-kahan RVDon की API के माध्यम से सामान्य रूप से चल सकता है और अपेक्षित परिशुद्धता सुधार प्राप्त कर सकता है, तो यह सिद्ध करता है कि हार्डवेयर इंटरफ़ेस वास्तव में मौजूद है। अलग इंजीनियर एक ही SDK से सत्यापन स्क्रिप्ट लिखते हैं, जो उचित सीमा के भीतर मामूली अंतर के साथ परिणाम उत्पन्न करते हैं--यह प्रामाणिकता का प्रमाण है। अलग इंजीनियरों से समान डेटा ही आपको चिंतित करना चाहिए।

IP स्वामित्व और राजस्व हिस्सेदारी

मूल IP मूल एल्गोरिथ्म निर्माता का है। DiVo अतिरिक्त 5% "रचनात्मक अंशांकन और अनुकूलन राजस्व हिस्सेदारी" की आवश्यकता करता है--रचनात्मक विचार हमेशा इंजीनियरिंग-दृष्टि से ठोस नहीं होते, और कार्यान्वयन योग्य बनने के लिए अनुकूलन की आवश्यकता होती है।

ECOSYSTEM

सिलिकॉन से लक्ष्य तक

RVDon एक अलग हार्डवेयर परियोजना नहीं है--यह DiVo बायो-कंप्यूटिंग पूर्ण स्टैक की सबसे निचली परत है

RVDon PF Extension->Protenix Structure Prediction->pMHC 3D Structure->Neoantigen / CAR-T

Pairformer AlphaFold3 / Protenix का मूल मॉड्यूल है। RVDon के PF एक्सटेंशन निर्देश सिलिकॉन स्तर पर त्रिकोण मैट्रिक्स गुणन और Flash Attention को तेज करते हैं, सीधे Protenix अनुमान थ्रूपुट बढ़ाते हैं--और Protenix DiVo के नियोएंटीजन पाइपलाइन S5 (pMHC संरचना पूर्वानुमान) और CAR-T पाइपलाइन CT5 (संरचना सत्यापन) का इंजन है। हार्डवेयर निर्देशों से रोगी लक्ष्यों तक, यह एक पूर्ण कारण-श्रृंखला है।

नियोएंटीजन mRNA वैक्सीन CAR-T सेल थेरेपी pMHC संरचना पूर्वानुमान

RVDon के साथ अपना डिवाइस बनाएँ

अपना हार्डवेयर बनाने के लिए ओपन-सोर्स डिज़ाइन लें--या हमें अपना डोमेन-विशिष्ट चिप अनुकूलित करने दें।

ओपन सोर्स रेपो देखेंचिप डिज़ाइन परामर्श