RVDon · RISC-V Domain-specific Open Node
Sobre os ombros de gigantes
Conectando a sabedoria e a criatividade humana com circuitos
Partindo do GPU RISC-V Vortex de código aberto, adicionando instruções nativas de hardware para o módulo Pairformer do AlphaFold3 / Protenix--a multiplicação de matrizes com máscara triangular e Flash Attention não são mais simulações de software, mas cidadãos de primeira classe no silício.
WHY RVDon
Por Que Devemos Fazer Isso
Não reinventar a roda, mas construir nosso próprio telescópio sobre os ombros de gigantes de código aberto
Sobre Gigantes
Vortex é código aberto, RISC-V é código aberto, Protenix é código aberto. Usamos os ombros de outros para construir nosso próprio caminho--e depois abrimos o caminho também.
Silício Real, Não Slides
637 linhas de VX_tcu_fa.sv, pipeline de 3 estágios, aproximação LUT exp de 16 entradas--cada linha de RTL passou na simulação Verilator, 0/128 erros verificados.
Código Aberto como Fé e Estratégia
RTL é o projeto, o chip é o produto. Abrir projetos não prejudica interesses comerciais--elimina custos de confiança, atrai validadores de FPGA e constrói influência acadêmica.
ARCHITECTURE
Pilha de Arquitetura de Chip
Três camadas progressivas--da base GPU geral a instruções específicas de domínio
Vortex RISC-V GPGPU
Open-source RISC-V GPGPU BaseGPU multinúcleo baseado na arquitetura Vortex RISC-V GPGPU de código aberto--proporcionando caminho de dados WGMMA maduro e infraestrutura de agendamento de threads para RVDon.
TCU · Pipeline WGMMA
Tensor Core Unit · WGMMATensor Compute Unit dentro do Vortex Core, fornecendo WGMMA (Warp Group Matrix Multiply-Accumulate)--a extensão PF do RVDon reutiliza este caminho de dados.
Conjunto de Instruções PF Extension
Pairformer Extension ISAPF_TMM / PF_TMM_INC / PF_FLASH_ATTN--suporte nativo à multiplicação de matrizes com máscara triangular e Flash Attention no pipeline TCU, eliminando computação redundante e sobrecarga de mascaramento de software.
PAIRFORMER EXTENSION ISA
Conjunto de Instruções PF Extension
Suporte nativo à computação central do Pairformer no pipeline TCU--substituindo mascaramento de software, eliminando redundância
Padrões de Computação Central do Pairformer
Triangle Multiplication
Multiplicação de matrizes triangulares + mascaramento de simetria--metade da computação é redundante em GPUs gerais, PF_TMM pula diretamente com mascaramento triangular de hardware
Triangle Attention
Atenção triangular + mascaramento causal + Softmax online--FA_SOFTMAX conclui dentro do pipeline TCU, sem necessidade de sincronização global
PF_TMM
Multiplicação de matrizes com máscara triangular de saída (Triangle Multiplication Outgoing)
PF_TMM_INC
Multiplicação de matrizes com máscara triangular de entrada (Triangle Multiplication Incoming)
PF_FLASH_ATTN
Flash Attention (suboperações FA_MMA / FA_SOFTMAX / FA_UPDATE)
PF_SLOAD
Strided Load--reservado para extensão futura
PROGRESS
Progresso de Desenvolvimento
Cada passo passou na simulação--0/128 erros significa completo
OPEN SOURCE
Estratégia de Código Aberto · Design Aberto · Uso Livre
Tudo sob Apache 2.0--design, código, documentação, livremente utilizável, modificável e comercializável por qualquer pessoa
Código RTL + Modelo SimX
Apache 2.0RTL da extensão PF do RVDon (VX_tcu_fa.sv etc.) e modelo comportamental SimX (tcu_unit.cpp) sobre Vortex, de código aberto sob Apache 2.0. Qualquer pessoa pode usar, modificar e comercializar--mas deve reter atribuição e termos de concessão de patente.
PF Intrinsics + Framework de Testes
Apache 2.0Cabeçalho vx_pf.h definindo intrinsics da extensão PF (pf_tmm_sync / pf_tmm_inc_sync / fa_mma_sync etc.) e framework de testes de regressão, também publicado sob Apache 2.0--toolchain completa de código aberto.
Documentos de Arquitetura + Relatórios de Design
Apache 2.0Especificação ARCHITECTURE.md (ISA da extensão PF, mapeamento de registradores, modelo de programação) e documentos docs/, relatórios de fase todos de código aberto--permitindo que a comunidade entenda a intenção de cada linha de sinal.
Cláusula de Atribuição Obrigatória
Todas as obras derivadas (hardware, software, documentação) devem incluir a seguinte atribuição em NOTICE / README / documentação do produto:
RVDon, DiVo, Gen²AI são auto-nomes do projeto--o código é seu, a atribuição é nossa.
BUSINESS
Ciclo de Valor de Duas Camadas
Código aberto constrói marca -> consultoria gera receita
RTL da extensão PF do RVDon + modelo comportamental SimX + intrinsics + testes de regressão--desenvolvedores de hardware podem usar, modificar e construir livremente seus próprios aceleradores Pairformer
Co-construção comunitária, penetração de marca
Consultoria de design de chips--da seleção de arquitetura à personalização de RTL da extensão PF, ajudando clientes a otimizar a aceleração de Pairformer / Attention sobre a base RVDon
Serviço pago, personalização 1 a 1
CONSULTING
Consultoria de Design de Chips · Verificação · Ensino
O especialista do domínio impulsiona a engenharia de IA--não ensinando você a usar IA para escrever RTL, mas ensinando você a definir requisitos de chip para a IA executar
Consultoria de Design e Personalização
Da seleção de arquitetura à personalização de RTL, a 1/10 do custo de horas de engenheiro IC humano. Consultoria inicial ¥30.000 + início de projeto ¥20.000, totalmente dedutíveis dos honorários de design--¥50.000 compensa ¥500.000 de horas de engenheiro humano.
Verificação Independente
Usando a sonda de software rvdon-kahan para verificar a autenticidade do hardware--4 implementações de dados independentes com diferenças dentro da faixa aceitável, garantindo que não sejam "A Roupa Nova do Imperador". Você só deve se preocupar se engenheiros diferentes produzirem dados idênticos.
Aulas Universitárias
Para cursos de IC em universidades e colégios vocacionais, ensinando a metodologia de "como especialistas do domínio definem requisitos de chip para a IA executar"--não "como usar IA para escrever RTL", mas "como saber o que um chip deve fazer".
Metodologia de Verificação: Sonda de Software
Se rvdon-kahan puder funcionar normalmente através da API do RVDon e alcançar a melhoria de precisão esperada, prova que a interface de hardware realmente existe. Diferentes engenheiros escrevendo scripts de verificação com o mesmo SDK produzem resultados com diferenças menores dentro de uma faixa razoável--isso é evidência de autenticidade. Dados idênticos de engenheiros diferentes é o que deve preocupar você.
Propriedade IP e Participação de Receita
A IP central pertence ao criador original do algoritmo. DiVo exige adicional 5% de "Participação de Receita de Calibração Criativa e Adaptação"--ideias criativas nem sempre são sólidas em engenharia e precisam de adaptação para se tornarem implementáveis.
ECOSYSTEM
Do Silício aos Targets
RVDon não é um projeto de hardware isolado--é a camada mais inferior da pilha completa de biocomputação da DiVo
Pairformer é o módulo central do AlphaFold3 / Protenix. As instruções da extensão PF do RVDon aceleram a multiplicação de matrizes triangulares e Flash Attention no nível de silício, aumentando diretamente o throughput de inferência do Protenix--e Protenix é o motor do pipeline de neoantígenos S5 (previsão de estrutura pMHC) e do pipeline CAR-T CT5 (validação de estrutura). De instruções de hardware a targets de pacientes, esta é uma cadeia causal completa.
Construa Seu Dispositivo com RVDon
Pegue o design de código aberto para construir seu próprio hardware--ou deixe-nos personalizar seu chip específico de domínio.