RVDon · RISC-V Domain-specific Open Node
Sobre los hombros de gigantes
Conectando la sabiduría y la creatividad humana con circuitos
Partiendo del GPU RISC-V Vortex de código abierto, añadiendo instrucciones nativas de hardware para el módulo Pairformer de AlphaFold3 / Protenix--la multiplicación de matrices con máscara triangular y Flash Attention ya no son simulaciones de software, sino ciudadanos de primera clase en el silicio.
WHY RVDon
Por Qué Debemos Hacer Esto
No reinventar la rueda, sino construir nuestro propio telescopio sobre los hombros de gigantes de código abierto
Sobre los Gigantes
Vortex es de código abierto, RISC-V es de código abierto, Protenix es de código abierto. Usamos los hombros de otros para construir nuestro propio camino--y luego liberamos el camino también.
Silicio Real, No Diapositivas
637 líneas de VX_tcu_fa.sv, pipeline de 3 etapas, aproximación LUT exp de 16 entradas--cada línea de RTL ha pasado la simulación Verilator, 0/128 errores verificados.
Código Abierto como Fe y Estrategia
RTL es el plano, el chip es el producto. Liberar los planos no perjudica los intereses comerciales--elimina los costos de confianza, atrae validadores de FPGA y construye influencia académica.
ARCHITECTURE
Pila de Arquitectura de Chip
Tres capas progresivas--de base GPU general a instrucciones específicas de dominio
Vortex RISC-V GPGPU
Open-source RISC-V GPGPU BaseGPU multinúcleo basado en la arquitectura Vortex RISC-V GPGPU de código abierto--proporciona una ruta de datos WGMMA madura e infraestructura de planificación de hilos para RVDon.
TCU · Pipeline WGMMA
Tensor Core Unit · WGMMATensor Compute Unit dentro del Vortex Core, que proporciona WGMMA (Warp Group Matrix Multiply-Accumulate)--la extensión PF de RVDon reutiliza esta ruta de datos.
Conjunto de Instrucciones PF Extension
Pairformer Extension ISAPF_TMM / PF_TMM_INC / PF_FLASH_ATTN--soporte nativo de multiplicación de matrices con máscara triangular y Flash Attention en el pipeline TCU, eliminando cálculo redundante y sobrecarga de enmascaramiento de software.
PAIRFORMER EXTENSION ISA
Conjunto de Instrucciones PF Extension
Soporte nativo del cálculo central de Pairformer en el pipeline TCU--reemplazando el enmascaramiento de software, eliminando redundancia
Patrones de Cálculo Central de Pairformer
Triangle Multiplication
Multiplicación de matrices triangulares + enmascaramiento de simetría--la mitad del cálculo es redundante en GPUs generales, PF_TMM salta directamente con el enmascaramiento triangular de hardware
Triangle Attention
Atención triangular + enmascaramiento causal + Softmax en línea--FA_SOFTMAX se completa dentro del pipeline TCU, sin necesidad de sincronización global
PF_TMM
Multiplicación de matrices con máscara triangular saliente (Triangle Multiplication Outgoing)
PF_TMM_INC
Multiplicación de matrices con máscara triangular entrante (Triangle Multiplication Incoming)
PF_FLASH_ATTN
Flash Attention (suboperaciones FA_MMA / FA_SOFTMAX / FA_UPDATE)
PF_SLOAD
Strided Load--reservado para extensión futura
PROGRESS
Progreso de Desarrollo
Cada paso pasó la simulación--0/128 errores significa completo
OPEN SOURCE
Estrategia de Código Abierto · Diseño Abierto · Uso Libre
Todo bajo Apache 2.0--diseño, código, documentación, libremente utilizable, modificable y comercializable por cualquiera
Código RTL + Modelo SimX
Apache 2.0RTL de extensión PF de RVDon (VX_tcu_fa.sv etc.) y modelo conductual SimX (tcu_unit.cpp) sobre Vortex, liberado bajo Apache 2.0. Cualquiera puede usar, modificar y comercializar--pero debe retener la atribución y los términos de concesión de patentes.
PF Intrinsics + Framework de Pruebas
Apache 2.0Cabecera vx_pf.h que define los intrinsics de extensión PF (pf_tmm_sync / pf_tmm_inc_sync / fa_mma_sync etc.) y framework de pruebas de regresión, también publicado bajo Apache 2.0--toolchain completa de código abierto.
Documentos de Arquitectura + Informes de Diseño
Apache 2.0Especificación ARCHITECTURE.md (ISA de extensión PF, mapeo de registros, modelo de programación) y documentos de docs/, informes de fase todos de código abierto--permitiendo a la comunidad entender la intención de cada línea de señal.
Cláusula de Atribución Obligatoria
Todas las obras derivadas (hardware, software, documentación) deben incluir la siguiente atribución en NOTICE / README / documentación del producto:
RVDon, DiVo, Gen²AI son auto-nombres del proyecto--el código es tuyo, la atribución es nuestra.
BUSINESS
Bucle de Valor de Dos Capas
Código abierto construye marca -> consultoría genera ingresos
RTL de extensión PF de RVDon + modelo conductual SimX + intrinsics + pruebas de regresión--los desarrolladores de hardware pueden usar, modificar y construir libremente sus propios aceleradores Pairformer
Co-construcción comunitaria, penetración de marca
Consultoría de diseño de chips--desde selección de arquitectura hasta personalización de RTL de extensión PF, ayudando a los clientes a optimizar la aceleración de Pairformer / Attention sobre la base RVDon
Servicio de pago, personalización 1 a 1
CONSULTING
Consultoría de Diseño de Chips · Verificación · Docencia
El experto del dominio impulsa la ingeniería de IA--no enseñándote a usar IA para escribir RTL, sino enseñándote a definir los requisitos del chip para que la IA los ejecute
Consultoría de Diseño y Personalización
Desde selección de arquitectura hasta personalización de RTL, a 1/10 del costo de horas de ingeniero IC humano. Consultoría inicial ¥30,000 + inicio de proyecto ¥20,000, totalmente deducibles de los honorarios de diseño--¥50,000 compensa ¥500,000 de horas de ingeniero humano.
Verificación Independiente
Usando la sonda de software rvdon-kahan para verificar la autenticidad del hardware--4 implementaciones de datos independientes con diferencias dentro del rango aceptable, garantizando que no sean "La Nueva Ropa del Emperador". Solo debes preocuparte si ingenieros diferentes producen datos idénticos.
Clases Universitarias
Para especialidades de IC en universidades y colleges vocacionales, enseñando la metodología de "cómo los expertos del dominio definen los requisitos del chip para que la IA los ejecute"--no "cómo usar IA para escribir RTL", sino "cómo saber lo que un chip debe hacer".
Metodología de Verificación: Sonda de Software
Si rvdon-kahan puede funcionar normalmente a través de la API de RVDon y lograr la mejora de precisión esperada, prueba que la interfaz de hardware existe realmente. Diferentes ingenieros escribiendo scripts de verificación con el mismo SDK producen resultados con diferencias menores dentro de un rango razonable--esta es evidencia de autenticidad. Datos idénticos de ingenieros diferentes es lo que debería preocuparte.
Propiedad IP y Participación de Ingresos
La IP central pertenece al creador original del algoritmo. DiVo requiere un 5% adicional de "Participación de Ingresos de Calibración Creativa y Adaptación"--las ideas creativas no siempre son sólidas desde el punto de vista de ingeniería y necesitan adaptación para ser implementables.
ECOSYSTEM
Del Silicio a los Targets
RVDon no es un proyecto de hardware aislado--es la capa más baja de la pila completa de biocomputación de DiVo
Pairformer es el módulo central de AlphaFold3 / Protenix. Las instrucciones de extensión PF de RVDon aceleran la multiplicación de matrices triangulares y Flash Attention a nivel de silicio, aumentando directamente el rendimiento de inferencia de Protenix--y Protenix es el motor del pipeline de neoantígenos S5 (predicción de estructura pMHC) y del pipeline CAR-T CT5 (validación de estructura). De instrucciones de hardware a targets de pacientes, esta es una cadena causal completa.
Construye Tu Dispositivo con RVDon
Toma el diseño de código abierto para construir tu propio hardware--o déjanos personalizar tu chip específico de dominio.